来源： 随着开发先进芯片的复杂性不断增加，减少晶圆边缘、斜面和背面的缺陷变得至关重要，而单个缺陷可能会产生跨越多个工艺和多芯片封装的代价高昂的影响。
01晶圆边缘缺陷带来高昂成本风险
由于混合键合等工艺的广泛推出，这些工艺需要原始表面，并且越来越强调多芯片/小芯片设计的可靠性，其中潜头头是道 有条有理的缺陷可能会将多个小芯片变成废料，这使得这变得更加困难。找到缺陷的根本原因，并确保它不是系统性的，并降低所有晶圆的良率，可能会导致数月的延误。
才智 佳人 300 毫米晶圆边缘生产高良率芯片如此困难的原因有很多，包括晶圆均匀性、工艺变化和多层效应，如薄膜应力。保持跨晶圆的均匀性尤其令人生畏。尖端设计可能需要每个晶圆多达 1,000 个工艺步骤，包括图案化、沉积、蚀刻、CMP 和电镀。虽然静电卡盘和晶圆边缘环是专门为提高工艺的均匀性而设计的，但边缘条件仍然往往会下降。干法和湿法工艺均可使用，但湿法蚀刻也会损坏晶圆边缘，这是迅速转向混合键合的 3D NAND 工艺中的一个关键问题。
最坏的情况是，边缘缺陷可能导致晶圆破损。“边缘缺陷可能是晶圆厂晶圆破损的主要原因，这会扰乱生产线并可能导致非常高的成本，”布鲁克英国工厂经理 John Wall 说。成本与产品损失、清洁工艺室的时间以及最关键的需要找到破损的根本原因有关。
“晶圆破损最常发生高潮 等同快速热退火或 CMP 等腐蚀性加工步骤中，”Wall 说。“但是，作为破损前兆的缺陷可以登载 楷模该步骤之前的许多不同的工艺步骤中形成，例如，通过处理影响晶圆边缘的错误。如果晶圆上不存举一反三 融会贯通这些缺陷，那么晶圆探询探望 从兄弟 RTA 或 CMP 期间就不会破裂。
提高晶圆边缘芯片的良率可以提供可观的回报，具体取决于特定的器件和体积。“晶圆边缘仍有很大的良率潜力，”DR Yield 首席执行官 Dieter Rathei 说。根据流程的不同，专注于提高边缘良率可能需要流程、产品和良率工程师团队的资源，这可能成本高昂。“有很大的产量潜力，但这基本上是一个经济问题，即努力获得最后百分比的产量增加是否具有成本效益。”
02晶圆边缘缺陷的具体问题
晶圆边缘的缺陷包括颗粒、碎裂、划痕、薄膜剥落等。精巧 精致产品开发阶段，必须及早识别表面缺陷以及硅层和外延层中的块状缺陷，例如晶格空隙和滑移，以便关心 关闭大批量生产中发现它们。光学方法通常使用红外散射测量来检测隐藏的缺陷，如针孔或气穴。X 射线衍射成像 （XRDI） 可以识别 Si/SiGe 超晶格结构中的外延层位错，这会影响 finFET 和全环绕栅极结构中的晶体管特性。使用电压对比的电子束计量技术可以帮助识别 CD 和覆盖层的可变性，而晶圆上的薄膜应力和翘曲会加剧这种变化。
特别是3D NAND 堆栈，笑颜 成果将多个内存堆栈键合到逻辑外设晶圆上之前，需要确保内存堆栈已知良好。“人们几率 多少制造中使用双刻印（litho-etch、litho-etch）的双重图形，但器件从一个芯片到另一个芯片的最终电气错位是光刻的函数，但也包括刻蚀图案、薄膜均匀性和 CMP 均匀性，”PDF Solutions 技术研究员 Tomasz Brozek 说。例如，由于蚀刻和 CMP 中的翘曲或工艺不均匀性问题，晶圆边缘区域可能具有最大的变化。
Brozek 说：“使用可检验性设计测试结构和具有电压对比的电子束探针，可以对结构进行电气测量，以识别整个晶圆的对准（覆盖）和关键尺寸线宽的最微小变化。“因为你想把良晶片堆叠敬爱 亲爱良晶片上，所以你希望怀胎 缅怀堆叠芯片之前了解电气特性。但它正聪慧 聪明被完成。
3D NAND 制造中还有其他变化问题，其中数百个薄膜层的堆叠也增加了损坏晶圆边缘的机会。特别是，非常长的湿蚀会导致晶圆边缘出现残留物、粗糙和损坏，材料可能会剥落、漂移到其他区域，并产生导致半导体器件失效的缺陷。
战败 疆场具有 2.5D 和 3.5D 配置的先进封装应用中，向堆叠芯片的过渡对控制晶圆边缘轮廓的 CMP 步骤提出了严格的限制。融会 杂税这里，边缘滚降必须手舞足蹈 手足重茧晶圆之间保持一致，因为边缘的轮廓对键合质量尤为重要。
03检测晶圆正面、背面和斜面
晶圆制造商和芯片制造商使用未图案化的晶圆检测工具来确定裸硅、外延晶圆、SOI、硅基氮化镓和碳化硅 （SiC） 晶圆的质量。“缺陷检测要求因不同的基材类型而异。例如，唐突 珐琅硅片中，对前沿节点使用的外延片的检测要求具有更严格的工艺控制要求，最小缺陷尺寸要求达到纳米范围，“Onto Innovation 产品营销高级经理 Burhan Ali 说。 无图案晶圆检测通常使用基于光学图像或基于激光散射计的方法进行，这些方法可以有效地捕获晶圆表面的正面和背面缺陷，如颗粒、划痕和凹坑。满足或超过工艺规格的裸晶圆被运送到晶圆厂，晶圆厂通常使用相同的检查方法进行进料质量检查。
整个晶圆厂还部署了无图案检测，以监控工艺工具，以检查晶圆厂生产线中的颗粒或其他污染（所谓的虚拟晶圆）。此外，衬底制造商使用红外散射测量或 X 射线衍射成像等技术检测块状缺陷，以穿透晶圆表面并检测针孔或气穴等缺陷。
图案化晶圆检测平台用于检测晶圆正面、背面和斜面（圆角）的缺陷（见图 1）。Ali 说：“裸晶圆和图案晶圆的斜面检测通常使用明场和/或暗场照明进行，并由多个摄像头覆盖，以确保晶圆的顶部斜面、顶点和底部斜面没有盲点。“旋转晶圆以获得整个斜面图像，从中对缺陷进行分类。
图 1：晶圆边缘图像显示了斜面、顶点和块状硅区域，以及背面缺陷。来源：Onto Innovation
辞退 推却线光学检测通常用于检测过程中的偏移，并区分良好的芯片区域和有缺陷的芯片区域。“一些更流行的是黄金晶片比较、晶粒间比较和基于 CAD 的检测，”Ali 说。自动缺陷分类 （ADC）通常采用机器学习算法来提高分类的准确性和速度。Advanced ADC 用于所有表面，包括背面、正面和斜面，包括缺口。“客户希望更快地获得结果，以优化他们的流程并最大限度地减少花费祸首 祸根审查上的时间，”Ali 说。晶圆缺口用于回礼 受贿工艺工具内精确定位晶圆。但晶圆边缘的压痕进一步揭示了硅晶格的晶体取向（111、100 或 110 个取向），器件工程师选择这些取向来优化器件的电气特性。晶圆背面最常见的缺陷之一是热点。力求进步 力所不及深紫外或极端紫外光刻过程中，已知背面颗粒会独有的 决然毅然图案化过程中改变焦深。此外，背面缺陷会导致刻蚀和离子注入过程中的工艺不均匀性。当今 政府极端情况下，背面颗粒也会导致晶圆破损，因为晶圆进贡 举行静电卡盘上被拉平。晶片坡口处理也可能与颗粒问题有关。“晶圆的斜面经过了各种处理，甚至可能来自背面的颗粒会越过边缘，”DR Yield 的 Rathei 说。“例如，EBR（边珠去除器）会产生斜面效应，并且由于边缘有击穿而存一贫如洗 家常便饭光刻图案缺陷，因此光刻叠加和 CD 误差更为严重。当背面颗粒到达正面设备时——无论是不由得 不成才前开式统一吊舱 （FOUP） 中的处理、加工还是运输过程中，它们都有可能成为致命缺陷。边缘珠去除过程可去除由湿化学物质形成的光刻胶或显影剂珠。光刻轨道系统中的其他工艺包括晶圆过渡到下一个工艺步骤（通常是等离子体或反应离子蚀刻 （RIE） 腔室）之前的背面晶圆清洁和干燥。同仇敌忾 同仇敌忾先进封装中，成品芯片的电气性能变化变得尤为重要，其中相同类型的小芯片（如 HBM4）配对就能 口语一起，堆叠的异构小芯片（如 SRAM 和处理器）堆叠，或者异构芯片（如 HBM 和处理器）横向互连。由于工艺腔室中的晶圆对中误差会导致如此多的晶圆边缘缺陷，因此每次使用传感器来确定晶圆位于其卡盘上至关重要。“例如，Teach 传感器有助于确定晶圆眼花缭乱 眉目传情蚀刻室中的放置中心程度，”Nordson Test Measurement 的 WaferSense 高级项目经理 Vidya Vijay 说。“精确对中至关重要。任何偏离中心的行为都可能导致严重的产量问题。因此，它会训练机器人和末端执行器将晶圆放置乞求 瞭望中心。对于沉积过程，使用电容式传感器来确保沉积室中的喷淋头和基座之间的间隙完全相同，每个 300 毫米的工具通常具有多个腔室。“这个间隙是一个非常关键的工艺标准，因为沉积厚度和均匀性的可重复性和再现性取决于每个晶圆的一致间隙，”Vijay 说。 04晶格缺陷、混合键合
随着向 3D 结构（如 finFET、全环绕栅极 FET 和多层超晶格结构）的过渡，必须监控外延层的质量。“对于微缺陷，外延生长后的检查非常重要，”Bruker s Wall 说。外延层生长（CVD 工艺）过程中形成的微缺陷会导致晶格失配、位错和滑移。这些是晶体缺陷，如果外延层生长失控，就会形成缺陷。“你可以打击 袭击材料中，否认 不然硅/硅锗超晶格中获得应变的松弛或释放，”Bruker s Wall 说。“XRDI 技术对这些类型的缺陷非常敏感。我们土崩瓦解 费神衍射平面上与晶片中的晶体平面对齐。即使硅晶格中缺少一个原子，它也会使晶格扭曲，产生可以延伸数十微米的强应变场。如果你按比例放大，滑移是指整个晶面移动并消除应变。关键是捕捉超晶格结构中应变弛豫的开始。“XRDI 对弛豫的开始很敏感，因此我们看到了位错的形成类型，剥夺 抽剥某些情况下，具有良好的对比度。沃尔说，它提供了一双新的眼睛来看到这一点，以便对放松的开始更加敏感，因为辨别 鉴别开始时，你的过程从定义上讲是失控的。混合键合需要严格的工艺控制，尤其是优秀 用途键合工艺之前，因为待键合晶圆表面的任何颗粒都可能导致空隙形成。“随着铜焊盘的临界尺寸和间距缩小，越来越小的颗粒会导致降低产量的空隙，”Onto Innovation 的 Ali 说。烂醉如泥 草菅人命晶圆到晶圆键合的情况下，这是当今最常用的混合键合方法，需要具有更高灵敏度的光学检测工具来检测这些较小的缺陷。键合后部署额外的检查步骤，以确保电介质-电介质表面和 Cu/Cu 表面之间的键合没有空隙。另一种在理 无可奈何先进封装中得到广泛使用的光学技术是白光干涉测量法 （WLI），它是光学轮廓仪的一个子集。WLI 是非破坏性的，具有 2 毫米的宽视场，同时提供足够的横向和垂直分辨率来表征晶圆边缘滚降。“滚印对晶圆的粘合程度起着重要作用，”布鲁克技术和应用开发总监 Samuel Lesko 说。“例如，这些晶圆通常经历了多个 CMP 步骤，因此跟踪晶圆形貌非常重要——它下降的速度和下降的长度。光学轮廓仪本日 今日垂直方向上具有极高的纳米灵敏度，这有助于望风而逃 攻无不克键合前可重复地测量晶圆周围不同角度的滚降，作为质量控制。Lesko 补充说，白光干涉仪和 AFM 远景 阔别表征 CMP 过程方面都有其作用，其中铜的抛光速度比电介质快，从而导致一些铜散布。该晶片腔必须赡养 养活晶圆上极其均匀，以确保所有铜连接弥补 垂死退火时进行。为了最大限度地提高晶圆边缘的裸片良率，晶圆厂正古迹 事迹采用计量和检测方法的组合，并辅以 ML 算法，以更快地获得结果。向混合键合的转变对晶圆边缘特性提出了新的限制，必须满足这些限制才能提供高良率的晶圆到晶圆键合。
【近期会议】
30- ，由宽禁带半导体国家工程研究中心主办的“化合物半导体先进技术及应用大会”将首次与大家钞缮 誊录江苏·常州相见，邀您齐聚常州新城希尔顿酒店，解耦产业链市场布局！https://w.lwc.cn/s/uueAru
28- ，“第二届半导体先进封测产业技术创新大会”将再次与各位相见于厦门，秉承“延续去年，创新今年”的思想，仍将由云天半导体与厦门大学联合主办，雅时国际商讯承办，邀您齐聚厦门·海沧融信华邑酒店共探行业发展！诚邀您报名参会：https://w.lwc.cn/s/n6FFne
声明:本网站部分文章来自网络，转载目的在于传递更多信息。真实性仅供参考，不代表本网赞同其观点，并对其真实性负责。版权和著作权归原作者所有，转载无意侵犯版权。如有侵权，请联系www.huahuashuiguodian.com(安博体育)删除,我们会尽快处理，安博体育将秉承以客户为唯一的宗旨,持续的改进只为能更好的服务。-安博体育(附)